节点文献

高速率低延时Viterbi译码器的设计与实现

免费订阅

【作者】 杨敏

【Author】 Yang Min;School of Electronic Information and Communications,Huazhong University of Science and Technology;

【通讯作者】 杨敏;

【机构】 华中科技大学电子信息与通信学院

【摘要】 在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每ACS增加2~5 LUT;再结合其他Viterbi译码器优化算法,如分支度量一次计算,每ACS查找——即4选1等措施,实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。

【关键词】 卷积码Viterbi译码回溯寄存器交换
【所属期刊栏目】 微电子技术 (2018年09期)
  • 【DOI】10.16157/j.issn.0258-7998.175142
  • 【分类号】TN911.22
  • 【下载频次】47
节点文献中: 

本文链接的文献网络图示:

浏览历史:
下载历史: