节点文献

掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响

免费订阅

【作者】 陈显明黄勇

【Author】 CHEN Xianming,HUANG Yong(College of Electronic and Information & Mechanical Engineering,Zhaoqing University,Zhaoqing 526061,China)

【机构】 肇庆学院电子信息与机电工程学院

【摘要】 研究掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响。Dy3+的加入,在含量较低时可以降低晶粒的界面能,从而可以促进晶粒的长大;而在含量较高时,会引起较高的形变能,为降低形变能,Dy3+易于在晶界上析出第二相质点,这些第二相质点具有细化晶粒的作用。晶界层电容器的有效相对介电常数是由晶粒的大小、晶界层的介电常数和晶界层厚度所决定的。因此,瓷料的配方和制造工艺必须保证晶粒的生长和形成致密均匀的晶界,才有良好的性能。通过配方的调整,瓷片获得了良好的组织与综合性能:ε=68 000,tgδ=1.86×10-2,ρ50v=20 GΩ.cm,VB(DC)=620 V.mm-1,|△C.C-1(-25~+125℃)|=7.4%。

【关键词】 SrTiO3晶界层电容器组织性能Dy陶瓷
【所属期刊栏目】 试验研究 (2009年04期)
  • 【DOI】10.14024/j.cnki.1004-244x.2009.04.036
  • 【分类号】TM53
  • 【下载频次】160
节点文献中: 

本文链接的文献网络图示:

浏览历史:
下载历史: