文献知网节
  • 记笔记

一种级联型小数分频调制电路的设计实现

曾启明

深圳职业技术学院

摘要:本文设计并实现了一个三阶的级联型调制电路用于实现5.8GHz小数分频锁相环。调制电路通过字长15bit的累加器作为基本单元,利用三级累加器的溢出值组成锁相环分频器的控制字序列。仿真结果表明,调制电路能够按照设计要求输出正确的分频序列,在分频比区间[0.1, 0.95]内平均误差仅为0.4%。0.18μm CMOS工艺下,基于该调制电路实现的5.8GHz锁相环芯片能够准确锁定目标频点,相噪声性能为-109dBc/Hz。
  • 专辑:

    电子技术及信息科学

  • 专题:

    无线电电子学; 电信技术

  • 分类号:

    TN74;TN911.8

  • 手机阅读
    即刻使用手机阅读
    第一步

    扫描二维码下载

    "移动知网-全球学术快报"客户端

    第二步

    打开“全球学术快报”

    点击首页左上角的扫描图标

    第三步

    扫描二维码

    手机同步阅读本篇文献

  • HTML阅读
  • CAJ下载
  • PDF下载

下载手机APP用APP扫此码同步阅读该篇文章

下载:14 页码:116-118 页数:3 大小:1693K

相关文献推荐
  • 相似文献
  • 读者推荐
  • 相关基金文献
  • 关联作者