文献知网节
  • 记笔记
摘要:为实现因控制芯片内部定时器数量有限而难以满足不断提高的控制需求,在外扩定时器方面,介绍了一种基于FPGA的串行控制的定时器设计,并通过使用FPGA内部的RAM结合顺序控制方式,可以在极短的周期内快速访问每一个定时单元,完成相应的定时工作;当定时完成后,通过中断方式通知外部芯片定时结束,并自动载入上次定时初始值,实现了外部控制芯片可以在任何时刻访问各个定时单元,获取定时状态与定时中间值.实验结果表明系统运行正常,满足要求.
  • DOI:

    10.16375/j.cnki.cn45-1395/t.2012.03.010

  • 专辑:

    理工C(机电航空交通水利建筑能源); 电子技术及信息科学

  • 专题:

    无线电电子学; 自动化技术

  • 分类号:

    TP273;TN791

  • 手机阅读
    即刻使用手机阅读
    第一步

    扫描二维码下载

    "移动知网-全球学术快报"客户端

    第二步

    打开“全球学术快报”

    点击首页左上角的扫描图标

    第三步

    扫描二维码

    手机同步阅读本篇文献

  • HTML阅读
  • CAJ下载
  • PDF下载

下载手机APP用APP扫此码同步阅读该篇文章

下载:187 页码:61-65 页数:5 大小:604K

相关文献推荐
  • 相似文献
  • 读者推荐
  • 相关基金文献
  • 关联作者