节点文献

基于Verilog HDL的频率计的设计

免费订阅

【作者】 张兴娇肖永江廖建波肖丽丽

【Author】 Zhang Xingjiao;Xiao Yongjiang;Liao Jianbo;Xiao Lili;Pingxiang University;

【机构】 萍乡学院

【摘要】 以Altera公司Cyclone IV系列EP4CE15F17C8N器件为核心,制作了一个宽带高频小信号频率计。该系统将正弦信号通过硬件电路整形、放大、滤波后,用Verilog HDL实现分频、门控、计数、锁存、译码显示等设计,进行数据读取、运算和显示,正弦信号频率范围为1Hz-10MHz,有效值电压范围为50m V-1V,测量相对误差的绝对值不大于10-4。

【关键词】 频率计FPGAVerilog HDL
【基金】 江西省科技计划项目(20133BBE50036)
【所属期刊栏目】 机械·电子 (2015年06期)
  • 【分类号】TM935.13
  • 【下载频次】153
节点文献中: 

本文链接的文献网络图示:

浏览历史:
下载历史: