节点文献

基于硬件描述语言(VHDL)的数字时钟设计

免费订阅

【作者】 刘君常明秦娟张晟耿璐

【Author】 LIU Jun,CHANG Ming,QIN Juan,ZHANG Sheng,GENG Lu(School of Electronics Information and Communications Engineering,Tianjin University of Technology,Tianjin 300191,China)

【机构】 天津理工大学电子信息与通信工程学院天津理工大学电子信息与通信工程学院 天津300191天津300191

【摘要】 VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

【关键词】 硬件描述语言VHDL数字电路设计
【基金】 天津市高等学校科技发展基金(2004BA05)
  • 【分类号】TN431.2;TH714
  • 【被引频次】7
  • 【下载频次】1008
节点文献中: 

本文链接的文献网络图示:

浏览历史:
下载历史: