节点文献

Verilog RTL模型

免费订阅

【作者】 沈理

【Author】 SHEN Li (Institute of Computing Technology,Chinese Academy of Sciences,Beijing 100080,China)

【机构】 中国科学院计算技术研究所 北京100080

【摘要】 VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级测试生成等软件 .基于该模型 ,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性 .

【基金】 国家“8 6 3”高技术研究发展计划资助项目 ( 2 0 0 1AA11110 0 )
  • 【分类号】TP391.72
  • 【被引频次】5
  • 【下载频次】163
节点文献中: 

本文链接的文献网络图示:

浏览历史:
下载历史: