文献知网节
  • 记笔记

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

郑恭明沈媛媛

长江大学电子信息学院

摘要:根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。
  • 专辑:

    理工B(化学化工冶金环境矿业); 电子技术及信息科学

  • 专题:

    无线电电子学; 计算机硬件技术

  • 分类号:

    TN47;TP368.12;TD672

  • 手机阅读
    即刻使用手机阅读
    第一步

    扫描二维码下载

    "移动知网-全球学术快报"客户端

    第二步

    打开“全球学术快报”

    点击首页左上角的扫描图标

    第三步

    扫描二维码

    手机同步阅读本篇文献

  • HTML阅读
  • CAJ下载
  • PDF下载

下载手机APP用APP扫此码同步阅读该篇文章

下载:180 页码:52-55 页数:4 大小:340K

相关推荐
  • 相似文献
  • 读者推荐
  • 相关基金文献
  • 关联作者
  • 相关视频